De acordo com informações recentes, a TSMC irá encarecer em até 50% os chips de 2 nm em relação aos de 3 nm, devido ao processo de fabricação. Estima-se que o custo por wafer de silício aumentará de US$ 20 mil para até US$ 30 mil, o que poderá ter um impacto considerável no mercado de semicondutores, especialmente para empresas como a Apple, uma das principais parceiras da TSMC.
Conforme análises da International Business Strategies (IBS), o principal motivo para o aumento de custos dos chips é o alto custo e volume necessário de ferramentas EUV mais avançadas. A situação pode se agravar ainda mais, levando em conta que a maioria das fabricantes ainda enfrenta desafios para atingir níveis satisfatórios de aproveitamento por wafer de 3 nm.
Possível impacto para consumidores
Os ajustes de preço são frequentes a cada nova geração de produtos eletrônicos, mas geralmente estão associados a novas tecnologias incorporadas que os usuários poderão desfrutar efetivamente. Em geral, os custos envolvidos na produção são diluídos ao longo da cadeia produtiva, devido ao grande volume de dispositivos fabricados.
No entanto, os chips são o componente principal desses produtos, e a eficiência atual dos wafers de 3 nm das principais fabricantes, incluindo a TSMC, está oscilando consideravelmente, podendo ficar abaixo dos 70%. Dessa forma, pelo menos 30% dos atuais R$ 20 mil por wafer são efetivamente desperdiçados.
Se a TSMC não resolver a questão da eficiência abaixo do ideal com o início da produção dos wafers de 2 nm, que naturalmente serão mais onerosos, é provável que o ajuste nos produtos finais seja ainda mais significativo do que o inicialmente previsto.
Fonte: Nikkei Asia
